计算机第二章：计算机系统结构（判断题）_练习记录_学而网

《计算机组成与系统结构第二章习题及答案》由会员分享，可在线阅读，更多相关《计算机组成与系统结构第二章习题及答案（7页珍藏版）》请在人人文库网上搜索。1、1、填空题（20每空2分）1.计数制中使用的数据个数被称为。（基）2.移码常用来表示浮点数的部分，移码和补码比较，它们除外，其他各位都相同。（阶码，符号位）3.码值80H：若表示真值0，则为；若表示-128，则为；若表示-127，则为；若表示-0，则为。（移码补码反码原码）4.在浮点运算过程中，如果运算结果的尾数部分不是形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果时，需要进行右规操作；当运算结果时，需要进行左规操作。（规格化溢出不是规格化数）2、选择题（20每题2分）1.以下给出的浮点数，_是规格化浮点数。（B）A2-100.2、B2-110.C2-1001.D2-10.2.常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是_。（C）A提高运算速度B.提高运算精度C.节省加法器的位数D.便于控制3.逻辑异运算和的结果是。（B）A.B.C.D.4.浮点数尾数基值RM=8,尾数数值部分长6位，可表示的规格化最小正尾数为。（C）1.A.0.5B.0.25C.0.125D.1/645.当浮点数尾数的基值RM=16,除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值是。（D）A.1/2B.15/16C.1/256D.255/2566.两个补码数相加，采用1位符号位3、，当时表示结果溢出。（D）A、符号位有进位B、符号位进位和最高数位进位异或结果为0C、符号位为1D、符号位进位和最高数位进位异或结果为17.运算器的主要功能时进行。（C）A、逻辑运算B、算术运算C、逻辑运算和算术运算D、只作加法8.运算器虽有许多部件组成，但核心部件是。（B）A、数据总线B、算术逻辑运算单元C、多路开关D、累加寄存器9.在定点二进制运算中，减法运算一般通过来实现。（D）A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的的十进制加法器D、补码运算的的二进制加法器10.ALU属于部件。（A）A、运算器B、控制器C、存4、储器D、寄存器3、判断题（10每题2分）1.计算机表示的数发生溢出的根本原因是计算机的字长有限。（错误）2.表示定点数时，若要求数值0在计算机中唯一地表示为全0，应采用补码。（正确）3.浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。（正确）4.若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位是0（正数）或是1（负数）。（正确）5.在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在全“0”代码，在某些场合下更便于判别。（正确）4、概述题（10每题5分）1.试比较定点带符号数在计算机内的四种表示方法。答：带符号数在计算机内部的表示方法有原码、反码5、、补码和移码。原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。补码的特点是加、减法运算规则简单，正负数的处理方法一致。反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。2.试述浮点数规格化的目的和方法。答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。通常，采用向左规格化（简称左规），即尾数每左移一位，阶码减1，直至规7、11100X+Y=0.*2X-Y=-0.*2-43.设机器字长16位，定点表示，尾数15位，字符1位，问（1）定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？解:定点原码整数表示：最大整数=（215-1）10=（+32767)10=（0111111111111111)2最小负数值=-（215-1）10=（-32767）10=（1111111111111111）2定点原码小数表示：最大正数值=（1-2-15）10=（+0.111111111111111）2最小负数值=-（1-2-15）10=（-0.18、11111111111111）26、综合题（15）某机字长16位，使用4片74181组成ALU，设最低位序号标注为第0位，要求：（1）写出第5位的进位信号C6的逻辑表达式。（2）估算产生C6所需要的最长时间。（3）估算最长求和时间。解：（1）组成最低四位的74181进位输出为：C4=CN+4=G+PCN=G+PC0，C0为向第0位进位其中，G=Y3+Y2X3+Y1X2X3+Y0X1X2X3，P=X0X1X2X3，所以C5=Y4+X4C4C6=Y5+X5C5=Y5+X5Y4+X5X4C4(2)设标准门延迟时间为T，与或非”门9、延迟时间为1.5T，则进位信号C0，由最低位传送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为T+2*1.5T=4T(3)最长求和时间应从施加操作数到ALU算起：第一片74181有3级“与或非”门（产生控制参数X0,Y0,CN+4），第二、三片74181共2级反相器和2级“与或非”门（进位链），第四片74181求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T），故总的加法时间为：T0=3*1.5T+2T+2*1.5T+1.5T+3T=14T7、设计题（10）余3码编码的十进制加法规则如下：两个一位十进制数的余3码相加，如结果无进位，则从和数中减去3（加上1101）；如结果有进位，则合数中加上3（加上0011），即得和数的余3码。试设计余3码编码的十进制加法器单元电路。解：设余三码编码的两个运算数为XI和YI，第一次用二进制加法求和运算的和数为SI，进位为CI+1，校正后所得的余三码和数为SI，进位为CI+1，则有：XI=XI3XI2XI1XI0YI=YI3YI2YI1YI0SI=SI3SI2SI1SI0当CI+1=1时，SI=SI+0011并产生CI+1当CI+1=0时，SI=SI+1101